⑥日本国特許庁(JP)

①特許出願公開

平3-173471 @公開特許公報(A)

Dint. Cl. 5

識別記号

庁内茲埋番号

母公開 平成3年(1991)7月26

D

6921-5E 8225-5F H 01 L 21/82

M

審査請求 未請求 請求項の数 1 (全4頁

の発明の名称

®¥e.

マスタスライス方式LSIの配線構造

類 平1-312541 创特

顖 平1(1989)12月1日 创出

多和日 明老 ⑦光

明 者

茂芳

東京都港区芝5丁目33番1号 日本電気株式会社内

石川県石川郡営来町安養寺 | 番地 北陸日本電気ソフト 绫 牧

エア株式会社内

日本電気保式会社 人 700出

北陸日本電気ソフトウ 願 人 ⑦出

エア株式会社

弁理士 河原 純一 倒代 理 人

東京都港区芝5丁目7番1号

石川県石川都鶴来町安養寺「番地

1. 発明の名跡

マスタスライス方式しSIの配線構造

2. 特許請求の問題

型直方向および水平方向の配線格子が定義され た斑1の配線階および第2の配線層と、

これら第1の配額でおよび第2の配線圏に定額 された聖武方向および水平方向の配終格子の各格 子点の対角を結ぶ解めの配額指子が定義された節 3の記録器と

を打することを特徴とするマスタスライス方式 しち!の既線振蓮。

3. 発明の詳細な説例

(庭巣上の利用分野)

|本説明はマスクスライス方式し50の配線構造 に甜し、特に配験工程以前のマスクを共通とし配 謀に関するマスクのみを承認ごとに設計製作して J. S. I を作成するマスタスライス方式しSIの例

健療、この塩のマスタスライス方式LSIの配 線構造では、すべての眼線層の配線指子が逃離方 飼および水平方向に定義されていた (参考文献: 『始瑶波忍のCAV』,情報処理学会,昭和56 年3月20日発行)。

いは、無2団に示すように、重選方向格子循环 および水平方向磁子隔隔をともに4としたときに 配款ネットの端子に1および端子に2間の配線長 が高速効作を必要とするしSIの混無時間等の例 物を満足するために 8 d以内であるという 解釈が ある場合を例にとって説別すると、端子し1およ び始予しを同を結ぶ直紋の角度が0歳をたは30 皮に近いものから傾に第1の配線内!および第2 の配棋暦2を崩いて配線する配線処理を行った箱 果、第3関に示すように、配線機器101と配線 超路102とによって端子(1および端子(2間 の記録が延回させられ、配線長!2 ずの単線経路 201が得られたときに、従来のマスタスライス

特周平3-173471(2)

級経路(11および112を得ることにより、簡 限を調大す配線長84の配線経路211を得てい た。

(発明が解決しようとする課題)

上述した従来のマスタスライス方式し\$10配線構造では、高速動作を必要とするし\$10混磋時間等の制約を選足するために設定された配線是に制限がある配線ネットの配線において配線処理後にその制限が減たされなかった場合に、制限を結たすようにするために他の配線を移動させて配線の修正を行う必要があったので、配線の修正に多大な工数を関するという欠点がある。

また、配縁の核正を行っても配線員の別限を調 たすことができなかった場合には、ブロックの配 図絵正等を行って配線処理をやり直す必要があり、 さらに処理時間が増火するという欠点がある。

本発明の目的は、上述の点に嵌み、第1の配報 随および第2の配線版に定義された垂直方向およ び水平方向の配線格子の各格子点の対角を始み級 めの配線格子が定義された第3個の影線驅を利用

次に、本発明について図例を参照して詳細に説明する。

第1回は、本預明の一実施例に係るマスタスライス方式も51の配線構造を示す図である。本実施術のマスタスライス方式し51の配線構造は、 垂直方向および水平方向の配線格子が定義された 第1の配線暦1および第2の配線暦2と、第1の 配線图(および第2の配線暦2と、第1の 配線图(および第2の配線暦2と、第1の で調整を表するの配線暦2との発標をある。 方向および水平方向の配線格子の各格子点の対象 を結め料めの配線格子が定義された43の配線層 3とから構成されている。

次に、このように構成された本実施的のマスタ スライス方式しSIの配線構造における配線路程 について、第2個~第4回を参照しながら異体的 に説明する。

第2回に共すように、塩皮方摘格子間隔および 水平方剤格子間隔をともにはとしたときに配線ネットの能子(1 および油子(2 隣の配線長が高速 動作を必要とする1 S I の辺延時間等の制約を構 足するために8 4 以内であるという剥殴がある場 して、他の配線を移動したりブコックの配置位置を変更したりすることなしに、比較的容易に配線 長の網路を行うことができるマスタスライス方式 しSIの配線構造を提供することにある。

(課題を解決するための筆取)

本発明のマスクスライス方式しい1の配線構造 は、垂直方向および水平方向の配線格子が定義された第1の配線隔および第2の配線隔と、これら 第1の配線層および第2の配線層に定義された重 直方向および水平方向の配線格子の各格子点の対 内を結ぶ終めの配線格子が定義された第1の配線 層と右ずる。

【作用】

本発明のマスクスライス方式しち i の配線構造では、第1の配線層をよび第2の配線層に重直方向および水平方向の配線格子が定義され、第3の配線層に第1の配線層および第2の配線層に定義された異直方向および水平方向の配線格子の各格子点の対角を指外斜めの配線格子が定義される。

(38.66.54)

合を例にとって説明すると、漢子(1 および強子 : 2 間を持其直接の角度が 0 度または9 0 度に近 いものから明に第1 の配線層 1 および第2 の配線 第2を用いて配線する配線処理を行った結果、第 3 図に示すように、配線機器 1 0 1 と配線器 1 0 2 とによって精子(1 および漢子 1 2 間の配線 が译られたとなに、薬(図に示すように、元・1 報 が得られたとなに、薬(図に示すように、元・1 程 よび端子:2 の位置に発 1 の配線層 1 および 2 3 2 なび端子:2 の位置に第1 の配線層 1 および 2 3 2 を算表し、端子:1 およの配線を行うことにより、側 限を始たすと終る

の配線経路221を得ることができる。

(発明の効果)

以上説明したように本発明は、高速動作を必要 とするしSIの遅延時間等の制約を満足するため

特開平3-173471 (3)

に設定された配額長の精限に対して第1の配級所 および第2の配線層を雇いて配線処理を行った後 に制限を添たしていない配線を制限を満たすよう にするために第3層の超級所を利用することによ り、他の配類を移動したりブロックの配置位置を 変更したりすることなしに、比較的容易に配額長 の問題を行うことができる効果がある。

4. 図面の簡単な説明

第1回は本発明の一変遊析に係るマスタスライス方式しSIの配線構造を示す図、

第2 図は民級ネットの端子ペアの一例を示す図、 第3 図は第1 の配線簡および第2 の配線障を用いた配線処理後の配線例を示す図、

第4回は第3の配線温を用いて入事修正を行った彼の配線筋を示す函。

第5回は第1の配線優および第2の配線機を用いて人手継近を行った後の配線例を示す図である。 図において、


1・・・野1の転換面、

2・・・第2の転離層、

3 · · · 第3 の配納度、 i 0 f · l 0 2 · 2 2 l · 院科経路、 2 3 l · 2 3 2 · スルーホール、 t 1 · 6 2 · 備子である。

特許出職人 日 本 電 気 株 弐 会 社 北陸日本電気ソフトウェア株式会社 北 理 1 全 四 ナ - 垣 闘 - 統 - -


第 1 図



第1の配線層かよび第2の配線層机


定務された配線烙子

. 型3の配額層に対映された配額格子



特閒平3-173471 (4)

练3智




◇ 1 増1の配線層の双子

□ ** 第1の配数量か40第2の配数層間のスルーホール

── : 第1の配数値の配数パターン

) ・ 第2の配象機の配線パターン


第 4 図



- 第1の配額道シェび第3の配額層間のスペーホール

→ :第3の記載簿の配換パターン

第5図



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-173471

(43) Date of publication of application: 26.07.1991

(51)Int.CI.

H01L 27/118 H05K 3/00

(21)Application number: 01-312541

(71)Applicant: NEC CORP

HOKURIKU NIPPON DENKI

SOFTWARE KK

(22)Date of filing:

01.12.1989

(72)Inventor: TAWADA SHIGEYOSHI

MIZUMAKI TOSHIHIRO


(54) WIRING STRUCTURE OF MASTER SLICE SYSTEM LSI

(57) Abstract:

PURPOSE: To comparatively easily adjust wiring length by arranging a first and a second wiring layer wherein a vertical and a horizontal wiring lattice are defined and a third wiring layer wherein a wiring lattice connecting diagonal lines of both lattices is defined.

CONSTITUTION: When both of the lattice intervals in the vertical and the horizontal directions are (d), the wiring length between the terminals t1 and t2 of a wiring network is shorter than or equal to 8d, in order to satisfy restrictions like the delay time of an LSI required for high speed operation. When wiring process is performed by using a first and a second wiring layer 2 in accordance with the order that the angle of the line connecting the terminals t1 and t2 is approximate to 0° or 90°, the wiring between the terminal t1 and t2 is detoured by wiring





routes 101 and 102, and a wiring route 201 of α length 12d is obtained. On the other hand, by constituting an oblique wiring between the terminals t1 and t2 by using the layer 3, a wiring route 221 of a length I=4.22/1d can be obtained as follows, the wiring routes 101 and 102 are not corrected, and through holes 231 and 232 between the first and the this wiring 1, 3 are arranged at the positions of the terminals t1 and t2.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) Japanese Patent Office (JP)

(12) UNEXAMINED PATENT APPLICATION GAZETTE (A)

(11) Unexamined Patent Application Publication [KOKAI] No. H3-173471 [1991]

(43) KOKAI Date: July 26, 1991

(51) Int. Cl.⁵ I.D. Symbol

Intern. Ref. No.

H 01 L 27/118

D 6921-5E

H 05 K 3/00

8225-5F

H 01 L 21/82

M

Examination Request Status: Not yet requested

Number of Claims: 1

(Total 4 pages [in orig.])

(54) Title of Invention

Master Slice LSI Wiring Structure

(21) Patent Application No.

H1-312541 [1989]

(22) Filing Date:

December 1, 1989

(72) Inventor

Shigeyoshi Tawada

c/o NEC Corporation

5-33-1 Shiba, Minato-ku, Tokyo

(72) Inventor

Toshihiro Mizumaki

c/o Hokuriku NEC Software, Ltd.

1 Anyoji, Tsurugi-cho, Ishikawa-gun, Ishikawa

(71) Applicant

NEC Corporation

5-7-1 Shiba, Minato-ku, Tokyo

(71) Applicant

Hokuriku NEC Software, Ltd.

1 Anyoji, Tsurugi-cho, Ishikawa-gun, Ishikawa

(74) Agent Junichi Kawahara, patent attorney

Specification

1. Title of Invention

Master Slice LSI Wiring Structure

2. Claims

A master slice LSI wiring structure comprising:

a first wiring layer and a second wiring layer for which vertical-direction and horizontal-direction wiring lattice members are defined; and

a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in said first wiring layer and second wiring layer.

3. Detailed Description of Invention

[Field of the Invention]

This invention concerns a master slice LSI wiring structure, and more particularly concerns a master slice LSI wiring structure for producing LSIs, wherewith, using common masks prior to the wiring step, only masks pertaining to the wiring are designed and fabricated individually for each product type.

[Prior Art]

Conventionally, in this type of master slice LSI wiring structure, all of the wiring lattice members in the wiring layers are defined in the vertical direction and horizontal direction (cf. "Ronri Sochi no CAD [Logic Device CADs]", Joho Shori Gakkai (Japan Society for Information Processing), March 20, 1981).

A case is now described wherein, as diagrammed in Fig. 2, when both the vertical direction lattice member interval and the horizontal direction lattice member interval are made d, and the wiring length between the terminals t1 and t2 in the wiring network is limited to 8d or less in order to satisfy restrictions such as the LSI delay time required for high-speed operation, as a result of implementing a wiring process that does the wiring using the first wiring layer 1 and the second wiring layer 2 sequentially from an angle of the straight line connecting the terminals t1 and t2 that is near either 0 or 90 degrees, the wiring between the terminals t1 and t2 is made circuitous by wiring paths 101 and 102, as diagrammed in Fig. 3, yielding the wiring path 201 having a wiring length of 12d, whereupon, with the conventional master slice LSI wiring structure, as diagrammed in Fig. 5, the wiring paths 101 and 102 are altered manually to yield wiring paths 111 and 112, whereby the wiring path 211 having a wiring length of 8d which

satisfies the restriction is obtained.

[Problems Which the Present Invention Att mpts to Solve]

With the conventional master slice LSI wiring structure described in the foregoing, if, after the wiring process in wiring a wiring net wherein a limitation is placed on the wiring length in order to satisfy a restriction such as the LSI delay time required for high-speed operation, that limitation has not been met, it is necessary to alter the wiring, moving other wiring, in order to satisfy the limitation. Many steps are required for such alteration, which constitutes a shortcoming.

Furthermore, in cases where the wiring length limitation cannot be met even after the wiring has been altered, it is necessary to redo the wiring process, performing block placement alterations, etc., resulting in a further increase in processing time, which is a shortcoming.

In view of these shortcomings, an object of the present invention is to provide a master slice LSI wiring structure wherewith, using a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined by the first wiring layer and the second wiring layer, wiring lengths can be adjusted with comparative ease, without moving the other wiring or changing block placement positions.

[Means Used to Solve the Abovementioned Problems]

The master slice LSI wiring structure of the present invention comprises: a first wiring layer and a second wiring layer for which vertical-direction and horizontal-direction wiring lattice members are defined; and a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in the first wiring layer and second wiring layer.

[Operation]

In the master slice LSI wiring structure of the present invention, vertical direction and horizontal direction wiring lattice members are defined in the first wiring layer and the second wiring layer, and diagonal wiring lattice members are defined in the third wiring layer, which diagonal wiring lattice members join the diagonals of the lattice points of the horizontal direction and vertical direction wiring lattice members defined in the first wiring layer and the second wiring layer.

[Embodiments]

The present invention is now described in detail, making reference to the drawings.

Fig. 1 is a diagram of a master slice LSI wiring structure in one embodiment of the present invention. The master slice LSI wiring structure in this embodiment comprises: a first wiring layer and a second wiring layer 2 for which vertical-direction and horizontal-direction

wiring lattice members are defined; and a third wiring layer 3 for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in the first wiring layer 1 and second wiring layer 2.

The process of implementing the wiring in the master slice LSI wiring structure in this embodiment, configured as stated, is now described specifically, with reference to Fig. 2 to 4.

The case is [again] described wherein, as diagrammed in Fig. 2, when both the vertical direction lattice member interval and the horizontal direction lattice member interval are made d, and the wiring length between the terminals t1 and t2 in the wiring network is limited to 8d or less in order to satisfy restrictions such as the LSI delay time required for high-speed operation, as a result of implementing a wiring process that does the wiring using the first wiring layer 1 and the second wiring layer 2 sequentially from an angle of the straight line connecting the terminals t1 and t2 that is near either 0 or 90 degrees, the wiring between the terminals t1 and t2 is made circuitous by wiring paths 101 and 102, as diagrammed in Fig. 3, yielding the wiring path 201 having a wiring length of 12d, whereupon, as diagrammed in Fig. 4, without altering the wiring paths 101 and 102, through holes 231 and 232 are opened between the first wiring layer 1 and the third wiring layer 3 at the positions of the terminals t1 and t2, [respectively,] and diagonal wiring is implemented between terminal t1 and terminal t2 using the third wiring layer 3, thereby obtaining a wiring path 221 having a wiring length equal to

$$a = \sqrt{(4 a)^2 + (4 a)^2}$$
 $= 4\sqrt{2} a$

which meets the limitation.

[Benefits of Invention]

After wiring processing has been performed using a first wiring layer and a second wiring layer, and there exists wiring that does not meet a wiring length limitation established to satisfy a restriction such as an LSI delay time required for high-speed operation, the present invention, as described in the foregoing, employs a third wiring layer to make that wiring meet that limitation, thereby making it possible to adjust wiring lengths with comparative ease without moving the other wiring or altering block placement positions.

4. Brief Description of Drawings

Fig. 1 is a diagram of a master slice LSI wiring structure in one embodiment of the present invention;

Fig. 2 is a diagram of one example of a pair of terminals in a wiring network;

Fig. 3 is a diagram of an example of wiring after the implementation of a wiring process using a first wiring layer and a second wiring layer;

Fig. 4 is a diagram of an example of wiring after a manual alteration using a third wiring

layer; and

Fig. 5 is a diagram of an example of wiring after performing a manual alteration using a first wiring layer and a second wiring layer.

The following reference characters are used in the drawings.

- 1 First wiring layer
- Second wiring layer 2
- Third wiring layer 3

101, 102, 221

Wiring paths

231, 232

Through holes

tl, t2 Terminals

Patent Applicants

Figure 1

NEC Corporation

Hokuriku NEC Software, Ltd.

Agent

Junichi Kawahara, patent attorney

Figure 2 Wiring lattice defined in first wiring layer
 and second wiring layer Terminal : Terminals in first wiring layer : Wiring lattice defined in third wiring layer





Figure 5



[Translator's Notes]

- 1. The original term koushi, usually translated "lattice" (and sometimes "grating" or "grid") is herein translated "lattice member" because the English word "lattice" refers to the entire lattice and never to its constituent elements or "members" as is apparently intended here.
- 2. The term haisen, as used in microchip technology, may also be translated "interconnect," but is translated by the more common "wiring" herein to avoid confusion.
- 3. The original language [A] ni teigi sareta [B], which occurs frequently in the text, is ambiguous. I have translated it "B defined in A," but it could also mean "B defined by A.